SystemVerilog是Verilog的扩展,也用作HDL。Verilog有reg和wire数据类型来描述硬件行为。由于硬件验证可能变得更加复杂和苛刻,Verilog中的数据类型不足以开发高效的TestBench和测试用例。因此,SystemVerilog通过添加更多类似C的数据类型来扩展Verilog,以实现更好的封装和紧凑性。
reg
wire
下图是SystemVerilog中可用的主要基本数据类型的综合列表。
京公网安备 11010502049817号