
DRAM芯片用于主存。
DRAM与SRAM的核心区别是:DRAM使用栅极电容存储信息,而SRAM使用双稳态触发器存储信息。

读出1:电容内存储了电荷,MOS管接通,电容放电,数据线上产生电流。
读出0:电容内未存储电荷,MOS管接通后,数据线上无电流。
注:
1.电容放电信息被破坏,是破坏性读出。读出后应有重写操作,也称“再生”。
2.读写速度更慢。
3.每个存储元制造成本更低,集成度高,功耗低。
4.电容内的电荷只能维持2ms。即便不断电,2ms后信息也会消失。
5.2ms之内必须“刷新”一次(给电容充电)。
1:A高B低。
0:A低B高。
注:
1.读出数据,触发器状态保持稳定,是非破坏性读出,无需重写。
2.读写速度更快。
3.每个存储元制造成本更高,集成度低,功耗大。
4.只要不断电,触发器的状态就不会改变。

1.刷新周期一般为2ms。
2.以行为单位,每次刷新一行存储单元。
3.用行列地址存储(减少选通线的数量)。

4.刷新时刻:

注:可用地址线复用技术:行、列地址分两次送,可使地址线更少,芯片引脚更少。