【从零开始学习 SystemVerilog】8.10、SystemVerilog 约束—— Static Constraints（静态约束） - 码农知识堂 - 文章详情页

【从零开始学习 SystemVerilog】8.10、SystemVerilog 约束—— Static Constraints（静态约束）
就像类中的静态变量一样，约束可以声明为static的。静态约束在所有类实例之间共享。

仅当使用constraint_mode（）方法打开和关闭约束时，约束才受静态关键字的影响。

当使用此方法关闭非静态约束时，该约束在调用该方法的类的特定实例中被关闭。但是，当使用此方法关闭和打开静态约束时，该类的所有实例中的约束都会关闭和打开。

通过在其定义中包含static关键字，可以将约束块声明为static。
文章目录
- 语法
  
  Non-static Constraints
  
  Static Constraints
  
  Turn off non-static constraint
  
  Turn off static constraint
语法
```
class [class_name]
```
相关阅读:
docker容器搭建discuz论坛
 泰国运营商及频段分析
 Linux--exec族函数及与fork共用
 五十六、请求与响应
 java核心技术卷案例_克隆
 检测滑动是否到达底部
 【agora】用户管理
 【技能树笔记】网络篇——练习题解析（八）
进程和线程的区别&&run和start区别与联系
 怎么利用大厂的API将大段音频转成文本
原文地址：https://blog.csdn.net/claylovetoo/article/details/126811490