【从零开始学习 SystemVerilog】3.8、SystemVerilog 控制流—— Tasks（任务） - 码农知识堂 - 文章详情页

【从零开始学习 SystemVerilog】3.8、SystemVerilog 控制流—— Tasks（任务）
函数用于对输入进行一些处理并返回单个值，而任务更一般，可以计算多个结果值并使用输出和inout类型参数返回它们。任务可以包含模拟耗时元素，如@、posedge等。
文章目录
- 语法
  
  静态任务（static task）
  
  自动任务（Automatic Task）
  
  全局任务（Global tasks）
  
  函数（function）与任务（task）的区别
  
  Disable Task
语法

任务不需要在端口列表中有一组参数，在这种情况下，它可以保持为空。
```
// Style 1
task [name];
	input  1
2
```
相关阅读:
基于SSM的租房管理系统
 图片的角怎么弄成圆角
 监控直流防雷浪涌保护器综合方案
 Uniapp软件库源码全新带勋章功能(包含前后端源码)
RocketMQ架构详解
 现代图片性能优化及体验优化指南 - 响应式图片方案
 JUC原子类详解
 MindSpore图学习模块
 我的NVIDIA开发者之旅——为 NVIDIA Jetson Nano 运行 Docker 容器(学习笔记)
矩阵的QR分解
原文地址：https://blog.csdn.net/claylovetoo/article/details/126784702