【从零开始学习 SystemVerilog】3.8、SystemVerilog 控制流—— Tasks（任务） - 码农知识堂 - 文章详情页

【从零开始学习 SystemVerilog】3.8、SystemVerilog 控制流—— Tasks（任务）
函数用于对输入进行一些处理并返回单个值，而任务更一般，可以计算多个结果值并使用输出和inout类型参数返回它们。任务可以包含模拟耗时元素，如@、posedge等。
文章目录
- 语法
  
  静态任务（static task）
  
  自动任务（Automatic Task）
  
  全局任务（Global tasks）
  
  函数（function）与任务（task）的区别
  
  Disable Task
语法

任务不需要在端口列表中有一组参数，在这种情况下，它可以保持为空。
```
// Style 1
task [name];
	input  1
2
```
相关阅读:
K8s简介之什么是K8s
低功耗蓝牙（BLE）开发——Qt
ElasticSearch - 在微服务项目中基于 RabbitMQ 实现 ES 和 MySQL 数据异步同步（考点）
初识设计模式 - 代理模式
 简历里写了会代码，却依然过不了面试这一关
 第六届智能家居亚洲峰会暨精品展（Smart Home Asia 2022）将于10月在沪召开
 .NET高级调试之sos命令输出看不懂怎么办
 ENVI_常用扩展工具名
 Java集合
 程序设计与算法（三）C++面向对象程序设计笔记第十周 C++11新特性和C++高级主题
原文地址：https://blog.csdn.net/claylovetoo/article/details/126784702