【题目精刷】2022大疆-数字芯片-B

【题目精刷】2022大疆-数字芯片-B
为了能够在做题目的过程中学习到需要的知识，对每道题知识参考或者知识详情都做了详细的说明。方便后续复习。欢迎对文中的解答批评指正。

题目评价
- 难易程度：★★★☆☆
- 知识覆盖：★★★☆☆
- 超纲范围：★★☆☆☆
- 值得一刷：★★★★☆
值得一刷。
文章目录
- 1、下列关于mbist测试描述正确的一个是：
  2、下列关于芯片中信号串扰描述错误的一个是：
  3、关于异步复位，以下说法正确是：
  4、1个16Kx8位的存储器，其地址线和数据线总和是（）
  5、下列关于多bit数据跨时钟域的处理思路，错误的有（）
  6、用于下载编程文件/调试物理FPGA器件的通信技术名称是什么？（）
  7、某嵌入式设备包含linux内核，bootrom，bootloader，文件系统镜像system.img，则它们在嵌入式设备开机时的启动加载顺序为？
  8、预设clk为周期为10ns的时钟，以下选项中能正确将clk延时8ns的clk_dly信号是：
  9、32bit位宽的异步fifo，写时钟1000M，读时钟速率800M，在数据包大小为4KB，包间隔足够大时，fifo的最小深度为（）
  10、下列属于DFT质量的衡量指标有：
  11、下列关于OCC（on chip clock controller）行为描述正确的是：
  12、下列属于芯片流片前的检查有：
  13、下列哪些因素与标准单元动态功耗有关？
  14、关于16点FFT描述正确的是（）
  15、以下哪些活动可以通过形式验证保证
  16、根据约束关系set_clock_groups -asynchronous -group {CLK1} -group {CLK2 CLK3}，下图中哪些路径会进行时序检查
  17、随着IC电路设计工艺的进步，漏电功耗占比越来越大，不考虑温漂的影响，以下那些技术能够用于降低漏电功耗？
  18、在SOC验证应用中，以下哪些选项属于Emulator（仿真加速器）的特点
  19、假设，在某SoC环境中，有一个UART控制器，将其链接至主机并打开串口工具进行连接后，假设已排除所有的硬件电路故障，那么以下说法正确的是：
1、下列关于mbist测试描述正确的一个是：
- A、mbist测试实现没有面积开销
- B、mbist测试频率和mem工作频率不一致
- C、mem repair可以提高良率
- D、mbist测试对mem性能没有影响
存储器内建自测（memory built-in self-test，MBIST）

内建自测的基本思想：电路自己生成测试向量，而不是要求外部施加测试向量。它有独立的比较结构来决定得到的测试结果是否正确。

A: 因此，内建自测必须附加额外的电路。

B: mbist测试频率和mem工作频率一致才能检查出实际工作时的耦合故障等。

C: mem repair：通过DFT检测出某些mem单元读写错误(芯片制造出来之后有随机问题，电路错误或者性能达不到)，此时可以通过一些规则和算法用mem中原本富余的逻辑来替换这部分单元。所以肯定是可以提高良率的。

D：没有找到具体参考，按理来说测试只是完成检测功能，对性能没有影响；但有的资料说MBIST有Mbist Repair功能，如果修复了故障单元，那性能肯定是提升的。

2、下列关于芯片中信号串扰描述错误的一个是：
- A、串扰会导致信号延迟和毛刺
- B、增强侵害网络单元驱动能力可以减小串扰影响
- C、在受害网络上插入缓冲器可以减小串扰影响
- D、增加导线间距可以减小串扰影响
芯片上的串扰(Crosstalk)串扰是由互连线之间的寄生耦合引起的噪声,这种耦合反映了物理世界非理想化的特性。随着芯片特征尺寸的细化,互连线的物理尺寸以及间距变小，从而导致互连线之间的耦合效应增大，,串扰随之产生并增强。

侵害网络（aggressor net或attacker）：产生串扰信号源的网络。
受害网络（victom net）：收到串扰的网络。

串扰会导致信号延迟和毛刺两类问题，从而影响芯片的时序性能以及正常功能。
- 侵害网络上升沿变化在受害网络产生相应串扰使信号出现非单调转换，遍产生了毛刺（glitch）。
- 串扰使信号转换变慢或变快叫做串扰延迟。受害拉高时，侵害过来一个拉高串扰，使转换变快，导致hold违例。相反就会导致setup违例。
串扰预防：
- 保护受害网络。增加间隔、采用屏蔽及利用金属保留层。适用时钟和其他高扇出网络，但会占用额外的布线空间和资源。
- 增强受害网络免疫能力。在串扰噪声干扰具有极强破坏性的异步网络上，尽量使用高驱动单元。
串扰修复：
- 增强驱动器单元能力。增加受害网络上驱动器的单元驱动能力。驱动能力强了，受到的串扰影响就更小。
- 在受害网络上插入缓冲器。可以解决因功能性故障、延迟和竞争条件等现象造成的电容串扰噪声脉冲、过压与电压过低等问题。
- 插入延迟单元。修复最小延迟扰乱（hold违例）。
- 采用网络排斥法。合理利用互斥网络。
- 调整布线。确定哪条扰乱路径包含在一组必定要听过网络排斥来修复的路径中。
B: 反了，需要增强受害网络的单元驱动能力。

3、关于异步复位，以下说法正确是：
- A、奇存器的时钟状态对是否能复位没有影响
- B、奇存器的时钟状态对是否能解复位没有影响
- C、复位信号上是否有毛刺没有影响
- D、异步复位信号不需要同步到对应的时钟域上
A、B: 复位需要满足恢复时间和移除时间：
- 寄存器的恢复时间：复位/置位信号到来后到时钟翻转到达的时间。也被称为复位/置位信号的建立时间。
- 寄存器的移除时间：时钟边沿之后复位/置位信号必须保持有效的时间。也被称为复位/置位信号的保持时间。
C: 异步复位对毛刺敏感。

4、1个16Kx8位的存储器，其地址线和数据线总和是（）
- A、48
- B、46
- C、17
- D、22
16K深度，地址线为 (4+10) = 14位。
数据线8位。

5、下列关于多bit数据跨时钟域的处理思路，错误的有（）
- A、发送方给出数据，发送方给出握手请求，接收方收到后回复，发送方撤销数据。
- B、发送方给出数据，接收方用本地时钟同步两拍再使用；
- C、发送方把数据写到异步fifo，接收方从异步fifo里读出；
- D、对于连续变化的信号，发送方转为格雷码发送，接收方收到后再转为二进制。
A: 方案是握手协议，思路是等多bit数据稳定，然后通过但bit握手信号对稳定后的数据进行采样，可以减小亚稳态概率。
B: 多bit不可以
C: FIFO
D: 格雷码

6、用于下载编程文件/调试物理FPGA器件的通信技术名称是什么？（）
- A、HDMI
- B、USV
- C、JTAG
- D、JPEG
？？？

7、某嵌入式设备包含linux内核，bootrom，bootloader，文件系统镜像system.img，则它们在嵌入式设备开机时的启动加载顺序为？
- A、linux -> bootrom -> bootloader -> system.img
- B、bootrom -> bootloader -> linux -> system.img
- C、bootloader -> system.img -> linux -> bootrom
- D、linux -> system.img-> bootrom -> bootloader
嵌入式Linux OS启动流程：
1. 硬件上电
2. 一级启动：bootROM
  将二级程序引导程序SPL（Secondary Program Loader）加载到RAM运行。
3. 二级启动：SPL+bootloader
4. Linux内核
5. 不同的OS
8、预设clk为周期为10ns的时钟，以下选项中能正确将clk延时8ns的clk_dly信号是：
- A、assign #8ns clk_dly = clk;
- B、assign #8ns clk_dly <= clk;
- C、always@(clk) begin clk_dly = #8ns clk; end
- D、always@(clk) begin clk_dly <= #8ns clk; end
Verilog 延时模型

实际延迟值单位是时间单元决定，不带单位。

A: 连续赋值过程定义延迟。右侧更新数据后等待期间如果发生了数据改变，则刷新等待时间，即只有持续延时时间的信号会被延时赋值给左侧。周期为5ns，所以这句的结果是clk_dly一直保持。
B：没有这种用法
C: 阻塞过程性延迟赋值，与A类似。
D: 非阻塞过程性延迟赋值。

9、32bit位宽的异步fifo，写时钟1000M，读时钟速率800M，在数据包大小为4KB，包间隔足够大时，fifo的最小深度为（）
- A、158
- B、205
- C、638
- D、820
包间隔足够大，只需要考虑一包的缓存。

FIFO数据位宽32bit。4KB对应1k个数据。

写时钟1000MHz，写1K个数据需要的时间： $\frac{1}{1M}$

这个时间读了： $800M*\frac{1}{1M}=800$ 个数据，读的过程FIFO越来越满，直到之后FIFO中还剩200个数据。

所以FIFO深度大于200个就行。

10、下列属于DFT质量的衡量指标有：
- A、测试覆盖率
- B、测试电路面积开销
- C、测试时间
- D、故障模型
衡量指标。

11、下列关于OCC（on chip clock controller）行为描述正确的是：
- A、用于控制高频和低频测试时钟的切换
- B、用于控制产生指定数目的shift时钟
- C、用于控制产生指定数目的capture时钟
- D、切换过程可能产生毛刺
参考：《如何用OCC电路实现at-speed测试_李冬》OCC(On-Chip-Clock)含义及功能和结构

At-speed 测试：面向电路内部引入延迟的故障，检测电路工作在一定频率下，电平翻转无法在一定时间内完成的故障。

一般芯片内部由CRG（Clock Reset Generation）模块提供系统工作所需的各种时钟，然后提供给各模块使用。为了支持At-speed测试，需要在CRG和模块之间加入OOC电路，OOC电路支持的功能：
- 正常功能模式下输出系统时钟
- stuck-at模式下输出测试机慢速时钟
- at-speed模式下输出测试所需的时钟。
OOC的结构示意图：

所以A、B、C是对的。

D没有找到资料，作为在固定工作模式切换时钟的模块，个人认为MUX结构切换过程可能产生毛刺，但是并不影响，在完成切换后才进行对应测试的。

12、下列属于芯片流片前的检查有：
- A、设计规则检查
- B、天线效应检查
- C、电路与版图一致性检查
- D、形式验证
不会做。
IC 流片前的Check List：
- 布局检查
- 走线检查
- 驱动/负载检查
- IO 检查
- 设计规则检查
13、下列哪些因素与标准单元动态功耗有关？
- A、工作频率
- B、工作电压
- C、亚阈值泄漏电流
- D、输出负载
CMOS 电路功耗类型：
- 动态功耗：负载电容充放电引起的功耗。
- 静态功耗：漏电流引起的功耗。
$P=\overbrace{\underbrace{ \frac{1}{2}·C·V^2_{DD}·f·N_{SW}}_{翻转功耗} + \underbrace{Q_{SC}·V_{DD}·f·N_{SW}}_{短路功耗}}^{动态功耗} + \overbrace{\underbrace{I_{leak}·V_{DD}}_{漏电流功耗}}^{静态功耗}$
- $C$ ：结电容。
- $N_{SW}$ ：单周期内翻转晶体管数目。
- $f$ ：系统工作时钟频率。
- $V_{DD}$ ：供电电压。
- $Q_{SC}$ ：翻转过程中的短路电量。
- $I_{leak}$ ：漏电流。
C: 静态功耗
D: 输出负载体现在 $C$ ：结电容。

14、关于16点FFT描述正确的是（）
- A、共有4级分解；
- B、每级有8个蝶形算法；
- C、每个蝶形算法需要1次复数乘法；
- D、每个蝶形算法需要1次复数加法；
库利-图基算法（DIT-FFT）特点：
- 共 $log_2^N$ 级运算，16点FFT即4级运算。
- 每一级有 $N / 2$ 个蝶形运算
- 每个蝶形需要一次复数乘法和两次复数加法。
$\left\{$
$\begin{aligned} X_{M} [i] = X_{m - 1} [i] + W_{N}^{r} X_{m - 1} [j] \\ X_{M} [j] = X_{m - 1} [i] - W_{N}^{r} X_{m - 1} [j] \end{aligned}$
\right. {XM[i]=Xm−1[i]+WNrXm−1[j]XM[j]=Xm−1[i]−WNrXm−1[j]

15、以下哪些活动可以通过形式验证保证
- A、RTL和RTL的一致性
- B、RTL的功能完整性
- C、RTL和综合网表的一致性
- D、两张不同网表的一致性
形式验证的目标
1. RTL与RTL：确认新的RTL与原来RTL在功能上是否一致。
2. 门级网表与RTL：确定DC综合的逻辑是正确的。
3. 两个门级网表之间：确认版图输入信息与版图输出信息。
16、根据约束关系set_clock_groups -asynchronous -group {CLK1} -group {CLK2 CLK3}，下图中哪些路径会进行时序检查
- A、Path1
- B、Path2
- C、Path3
- D、Path4
FPGA时序约束学习（1）-如何约束时钟

set_clock_groups命令禁用所识别的时钟组之间的时序分析，而不禁用同一组内的时钟之间的时序分析。

-asynchronous 表示两个时钟组是异步的，没有固定相位关系。

-group 对时钟编组。

这句约束的意思就是时钟组{CLK1} 和时钟组{CLK2 CLK3} 是异步的。
所以跨这两个时钟域的信号不会进行时需检查。

A、path1 : clk1 -> clk1
B、Path2 : clk1 -> clk2
C、Path3 : clk2 -> clk2
D、Path4 : clk2 -> clk3

17、随着IC电路设计工艺的进步，漏电功耗占比越来越大，不考虑温漂的影响，以下那些技术能够用于降低漏电功耗？
- A、clockgating（时钟门控）
- B、DVFS（动态电压频率调整）
- C、power gating（电源门控）
- D、DFS（动态频率调整）
静态低功耗技术：
- 多阈值工艺方法
- 电源门控方法
- 体偏置
动态低功耗技术
- 多电压域
- 预计算
- 门控时钟
动态功耗由于翻转引起，而静态功耗由漏电流引起。

18、在SOC验证应用中，以下哪些选项属于Emulator（仿真加速器）的特点
- A、比基于FPGA的原型验证平台频率更高
- B、加速软件开发，降低验证周期
- C、系统级验证，模拟真实场景
- D、支持带时序的后仿
FPGA原型验证系统平台和Emulator硬件仿真平台的差异

不会写

19、假设，在某SoC环境中，有一个UART控制器，将其链接至主机并打开串口工具进行连接后，假设已排除所有的硬件电路故障，那么以下说法正确的是：
- A、假设终端显示的字符均为乱码，则很有可能是波特率设置不正确
- B、假设没有任何显示，则很可能是代码对UART控制器未进行初始化
- C、假设该串口输出正常，却无法接收输入的字符，则很可能是UART的中断信号未正确连接
- D、假设UART的输出完全正常，但是无法接收输入的字符，则很可能是未设置正确的波特率
A: 常见
B: 未初始化是可能的原因。
C: 可能
D: 输出完全正常，就排除波特率问题了。
相关阅读:
PPI数据集分析
 【Spring Boot 源码学习】@Conditional 条件注解
 高端两轮电动车是否担得起“高端”头衔？
670.最大交换暴力、单调栈、指针的逆序遍历三种解题思路。
NETA“一鸣惊人”，7月交付超过蔚来，Xpeng和LiAuto，国产之光？
Black Friday案例分析
 机器学习实验二：图像分类（Part five:可视化中间层激活结果、Part six:可视化类别激活热力图 and Part seven:可视化卷积核）
第一推动｜2023年VSCode插件最新推荐（54款）
python基于django的留学生服务管理平台
 大数据面试题：Spark和Flink的区别
原文地址：https://blog.csdn.net/lum250/article/details/125370891

文章目录

1、下列关于mbist测试描述正确的一个是：

2、下列关于芯片中信号串扰描述错误的一个是：

3、关于异步复位，以下说法正确是：

4、1个16Kx8位的存储器，其地址线和数据线总和是（）

5、下列关于多bit数据跨时钟域的处理思路，错误的有（）

6、用于下载编程文件/调试物理FPGA器件的通信技术名称是什么？（）

7、某嵌入式设备包含linux内核，bootrom，bootloader，文件系统镜像system.img，则它们在嵌入式设备开机时的启动加载顺序为？

8、预设clk为周期为10ns的时钟，以下选项中能正确将clk延时8ns的clk_dly信号是：

9、32bit位宽的异步fifo，写时钟1000M，读时钟速率800M，在数据包大小为4KB，包间隔足够大时，fifo的最小深度为（）

10、下列属于DFT质量的衡量指标有：

11、下列关于OCC（on chip clock controller）行为描述正确的是：

12、下列属于芯片流片前的检查有：

13、下列哪些因素与标准单元动态功耗有关？

14、关于16点FFT描述正确的是（）

15、以下哪些活动可以通过形式验证保证

16、根据约束关系set_clock_groups -asynchronous -group {CLK1} -group {CLK2 CLK3}，下图中哪些路径会进行时序检查

17、随着IC电路设计工艺的进步，漏电功耗占比越来越大，不考虑温漂的影响，以下那些技术能够用于降低漏电功耗？

18、在SOC验证应用中，以下哪些选项属于Emulator（仿真加速器）的特点

19、假设，在某SoC环境中，有一个UART控制器，将其链接至主机并打开串口工具进行连接后，假设已排除所有的硬件电路故障，那么以下说法正确的是：