数字IC设计全流程

1 前端设计

1.1 top level

当RTL Coding满足市场需求，进入后面流程

1.2 IP level

2 逻辑综合

2.1 生成网表

• 综合一般也是设计工程师做的，不是验证工程师做的。
• 逻辑综合就是把设计实现的RTL代码映射到特定的工艺库上，输出成门级网表。
• 逻辑综合需要基于特定的综合库，不同的库中，门电路基本标准单元（standar cell）的面积、时序参数是不一样的。
  

2.2 形式化验证

2.3 静态时序分析

3 后端

3.1 版图

4 总结