Design Compiler工具学习笔记（2）

---

---

目录

引言

知识储备

设计 objects

库 objects

命令 

 对象和属性

实际操作

all_*

all_inputs

all_outputs

all_registers

其他

remove_from_collection

list

 数组

查看环境变量

设置/取消环境变量

---

---

引言

本篇继续学习 DC的基本使用。本篇主要学习 design 和 library 的一些 objects。

前文链接：

Design Compiler工具学习笔记（1）

---

---

---

知识储备

设计 objects

design：顶层模块

clock：时钟

port：与外部通信的端口

net：连线，模块之间端口的连接线

cell：例化的模块，或者工艺库里面的门

pin：相对于cell而言，是cell的端口

库 objects

命令 

 对象和属性

 

---

---

---

实际操作

all_*

all_inputs

all_outputs

all_registers

其他

别的指令就不一一贴图了，包括：

all_clocks

remove_from_collection

示例：

list

示例：

 数组

示例：

查看环境变量

设置/取消环境变量

 

---

---

基本上和 tcl 脚本语言的用法相似。对 tcl 脚本不熟悉的可以看下面的专栏：

Tcl & STAhttps://blog.csdn.net/qq_43045275/category_11709211.html?spm=1001.2014.3001.5482